西门子EDA产品组合新增两大解决方案

全新 Innovator3D IC 套件凭借算力、西门性能、品组合规性及数据完整性分析能力，合新帮助加速设计流程

Calibre 3DStress 可在设计流程的增两各个阶段对芯片封装交互作用进行早期分析与仿真

西门子数字化工业软件日前宣布为其电子设计自动化 (EDA) 产品组合新增两大解决方案，助力半导体设计团队攻克 2.5D/3D 集成电路(IC) 设计与制造的大解复杂挑战。

西门子数字化工业软件和西门子 EDA 首席执行官Mike Ellow：“西门子全新的决方 Innovator3D IC 解决方案套件能够助力 IC 设计师高效完成异构集成 2.5D/3D IC设计的创建、仿真与管理。西门此外，品组新的合新 Calibre 3DStress 软件借助先进热-机械分析技术，可在晶体管级确定应力对电气性能的增两影响。这些解决方案协同作用，大解能够显著降低下一代复杂 2.5D/3D IC 设计的决方风险，并提升设计效率、西门良率及可靠性。品组”

通过由 Calibre 3DStress 赋能、合新由 Innovator3D IC驱动的应力感知多物理场分析方案，西门子能够帮助客户进一步攻克 3D IC 设计中的复杂性与风险挑战。这些能力能够帮助客户有效消除传统设计周期中的复杂性障碍，在提升生产力的同时满足严苛的设计时限要求。

Innovator3D IC 解决方案套件

西门子的Innovator3D IC 解决方案套件为异构设计的规划与集成、基底/中介层实现、接口协议合规性分析及设计和 IP 的数据管理提供了快速且可预测的实现路径。

该套件基于 AI赋能的用户体验，具备强大的多线程与多核处理能力，可为 500 多万管脚的设计提供优化的性能。该套件包含：Innovator3D IC Integrator——可通过统一数据模型构建数字孪生的整合集成环境，以用于设计规划、原型验证及预测分析；

Innovator3D IC Layout 解决方案

——用于“设计即正确”封装中介层与基底实现

Innovator3D IC Protocol Analyzer

——用于芯粒间及裸片间接口合规性分析

Innovator3D IC Data Management

——用于设计和设计数据 IP 的在研管理

Calibre 3DStress

随着 2.5D/3D IC 架构的裸片厚度降低及封装工艺温度升高，IC 设计师们逐渐意识到在裸片研发时已通过验证和测试的设计在封装回流后往往不再符合规格。

Calibre 3DStress 正是针对这一挑战而推出，其支持在 3D IC 封装场景下对热机械应力及翘曲进行晶体管级精确分析、验证与调试，使芯片设计师能够在开发早期评估芯片封装交互作用对设计功能的影响。这种前瞻性分析不仅可预防后期失效，还能优化设计以提升性能与耐用性。

基于 2024 年推出的Calibre 3DThermal，Calibre 3DStress 扩展了多物理场解决方案，大幅降低热机械影响，并在设计早期提供设计与电气行为的可视化分析。有别于封装级应力分析工具，Calibre 3DStress 可唯独实现晶体管级应力检测，验证封装工艺与成品功能是否会导致电路性能下降。

Calibre 3DStress 是西门子 3D IC 多物理场软件产品组合的重要组成，也是西门子 IC 数字孪生与半导体开发工作流程的基础模块。该方案创新性地将行业标准 Calibre 物理验证功能与本地高级机械解算器结合，实现 IC 结构与材料的应力评估。

客户采用西门子 3D IC 设计技术的体验

Chipletz 首席执行官Bryan Black：“2023 年我们就已采用西门子技术应对先进平台解决方案的复杂设计与集成挑战。Innovator3D IC 解决方案在我们为人工智能和高性能计算数据中心提供高性能解决方案方面发挥了至关重要的作用。”

STMicroelectronics APMS 中央研发高级总监Sandro Dalle Feste：“西门子 EDA 的 Calibre 3DStress 工具可综合分析 3D IC 架构相关的组件、材料及工艺复杂性，并实现精确的 IP 级应力分析。借助该工具，ST 已实现早期设计规划与 signoff 流程，并能对 3D IC 封装内 IP 级应力导致的潜在电气失效进行精确建模。这一方案为我们提升了产品可靠性与质量，同时缩短了上市周期，实现了 ST 与客户的双赢。”